SmartFusion2 MSS
DDR-vezérlő konfigurációja
Libero SoC v11.6 és újabb 

Bevezetés

A SmartFusion2 MSS beépített DDR-vezérlővel rendelkezik. Ez a DDR-vezérlő a chipen kívüli DDR-memória vezérlésére szolgál. Az MDDR vezérlő az MSS-ről és az FPGA-szövetről is elérhető. Ezenkívül a DDR-vezérlő is megkerülhető, további interfészt biztosítva az FPGA-szövethez (Soft Controller Mode (SMC)).
Az MSS DDR vezérlő teljes konfigurálásához a következőket kell tennie:

1. Válassza ki az adatútvonalat az MDDR Configurator segítségével.
2. Állítsa be a regiszterértékeket a DDR vezérlő regisztereihez.
3. Válassza ki a DDR-memória órajel-frekvenciáját és az FPGA-szövet-MDDR-óraarányt (ha szükséges) az MSS CCC Configurator segítségével.
4. Csatlakoztassa a vezérlő APB konfigurációs interfészét a Peripheral Initialization megoldás által meghatározottak szerint. A System Builder által épített MDDR inicializálási áramkörrel kapcsolatban lásd: “MSS DDR konfigurációs útvonal” oldalszám: 13 és 2-7 ábra.
   Saját inicializálási áramkörét önálló (nem a System Builder által készített) perifériális inicializálással is elkészítheti. Tekintse meg a SmartFusion2 önálló periféria inicializálási felhasználói útmutatóját.

MDDR konfigurátor

Az MDDR Configurator az általános adatút és a külső DDR memória paramétereinek konfigurálására szolgál az MSS DDR vezérlőhöz.

Az Általános lap megadja a Memória és a Fabric Interface beállításait (1-1. ábra).
Memória beállítások
Adja meg a DDR memória beállítási idejét. Ez az az idő, amennyi a DDR-memória inicializálásához szükséges. Az alapértelmezett érték 200 us. Tekintse meg a DDR memória adatlapját a helyes beírandó értékért.
A Memóriabeállítások segítségével konfigurálja a memóriabeállításokat az MDDR-ben.

• Memória típusa – LPDDR, DDR2 vagy DDR3
• Adatszélesség – 32 bites, 16 bites vagy 8 bites
• SECDED Engedélyezett ECC – BE vagy KI
• Választottbírósági séma – 0. típus, 1. típus, 2. típus, 3. típus
• Legmagasabb prioritású azonosító – Az érvényes értékek 0 és 15 között vannak
• Címszélesség (bit) – A használt LPDDR/DDR2/DDR3 memória sor-, bank- és oszlopcímbitjeinek számát a DDR-memória adatlapján találja. válassza ki a legördülő menüt a sorok/bankok/oszlopok megfelelő értékének kiválasztásához az LPDDR/DDR2/DDR3 memória adatlapja szerint.

Jegyzet: A legördülő listában lévő szám a címbitek számára vonatkozik, nem a sorok/bankok/oszlopok abszolút számára. Plample, ha a DDR-memória 4 bankkal rendelkezik, válassza a 2-t (2 ²=4) a bankok számára. Ha a DDR-memóriájában 8 bank található, válassza a 3-at (2³ =8) a bankok számára.

Fabric Interfész beállításai
Alapértelmezés szerint a kemény Cortex-M3 processzor úgy van beállítva, hogy hozzáférjen a DDR-vezérlőhöz. Azt is engedélyezheti, hogy a textil mester hozzáférjen a DDR-vezérlőhöz, ha engedélyezi a Fabric Interface Setting jelölőnégyzetet. Ebben az esetben az alábbi lehetőségek közül választhat:

• Használjon AXI interfészt – A textil Master egy 64 bites AXI interfészen keresztül éri el a DDR-vezérlőt.
• Egyetlen AHBLite interfész használata – A textil Master egyetlen 32 bites AHB interfészen keresztül éri el a DDR-vezérlőt.
• Használjon két AHBLite interfészt – Két szöveti mester két 32 bites AHB interfésszel éri el a DDR-vezérlőt.
  A konfiguráció view (1-1. ábra) a Fabric Interface-választásnak megfelelően frissül.

I/O meghajtó erőssége (csak DDR2 és DDR3)
Válassza ki a következő meghajtóerősségek egyikét DDR I/O-jaihoz:

• Fél meghajtó erő
•  Teljes meghajtóerő

A Libero SoC beállítja a DDR I/O szabványt az MDDR rendszerhez a DDR memória típusa és az I/O meghajtó erőssége alapján (az 1-1. táblázat szerint).
1-1. táblázat • I/O meghajtó erőssége és DDR memóriatípus

DDR memória típus	Félerős hajtás	Teljes erővel meghajtó
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRII

IO szabvány (csak LPDDR)
Válasszon az alábbi lehetőségek közül:

• LVCMOS18 (Lowest Power) LVCMOS 1.8V IO szabványhoz. Tipikus LPDDR1 alkalmazásokban használatos.
• LPDDRI Megjegyzés: Mielőtt ezt a szabványt választaná, győződjön meg arról, hogy a kártya támogatja ezt a szabványt. Ezt az opciót kell használnia, ha az M2S-EVAL-KIT vagy az SF2-STARTER-KIT kártyákat célozza meg. Az LPDDRI IO szabványok előírják, hogy egy IMP_CALIB ellenállást kell telepíteni a kártyára.

IO kalibrálás (csak LPDDR)
LVCMOS18 IO szabvány használatakor válasszon az alábbi lehetőségek közül:

• On
• Ki (jellemző)

A kalibrálás BE és KI opcionálisan vezérli az IO-kalibrációs blokk használatát, amely az IO-illesztőprogramokat egy külső ellenálláshoz kalibrálja. Kikapcsolt állapotban az eszköz előre beállított IO illesztőprogram-beállítást használ.
Bekapcsolt állapotban egy 150 ohmos IMP_CALIB ellenállást kell telepíteni a PCB-re.
Ez az IO kalibrálására szolgál a PCB jellemzőihez. Ha azonban ON-ra van állítva, ellenállást kell telepíteni, különben a memóriavezérlő nem inicializálódik.
További információkért tekintse meg az AC393-SmartFusion2 és IGLOO2 alaplap tervezési irányelveinek alkalmazását.
Jegyzet és a SmartFusion2 SoC FPGA nagy sebességű DDR interfészek használati útmutatója.

MDDR vezérlő konfigurációja

Ha az MSS DDR-vezérlőt használja külső DDR-memória eléréséhez, a DDR-vezérlőt futás közben konfigurálni kell. Ez úgy történik, hogy konfigurációs adatokat írnak a dedikált DDR-vezérlő konfigurációs regisztereibe. Ezek a konfigurációs adatok a külső DDR memória és az alkalmazás jellemzőitől függenek. Ez a szakasz leírja, hogyan kell megadni ezeket a konfigurációs paramétereket az MSS DDR-vezérlő konfigurátorában, és hogyan kezeli a konfigurációs adatokat a teljes periféria-inicializálási megoldás részeként.

MSS DDR vezérlőregiszterek
Az MSS DDR-vezérlőnek van egy sor regisztere, amelyet futás közben kell konfigurálni. Ezeknek a regisztereknek a konfigurációs értékei különböző paramétereket képviselnek, például a DDR-módot, a PHY-szélességet, a sorozatfelvételi módot és az ECC-t. A DDR-vezérlő konfigurációs regisztereivel kapcsolatos részletes információkért lásd a SmartFusion2 SoC FPGA nagy sebességű DDR-interfészek használati útmutatóját.
MDDR-regiszterek konfigurációja
Használja a Memória inicializálása (2-1. ábra, 2-2. ábra és 2-3. ábra) és a Memóriaidőzítés (2-4. ábra) fület a DDR-memóriának és az alkalmazásnak megfelelő paraméterek megadásához. Az ezeken a lapokon megadott értékeket a rendszer automatikusan lefordítja a megfelelő regiszterértékekre. Ha egy adott paraméterre kattint, a hozzá tartozó regiszter leírása a Regiszterleírás panelen található (alsó rész az 1-1. ábra, 4. oldalon).
Memória inicializálása
A Memória inicializálása lapon konfigurálhatja az LPDDR/DDR2/DDR3 memóriák inicializálásának módját. A Memória inicializálása lapon elérhető menü és opciók a használt DDR memória típusától (LPDDR/DDR2/DDR3) függően változnak. A beállítások konfigurálásakor tekintse meg a DDR memória adatlapját. Amikor módosít vagy beír egy értéket, a Regiszterleírás panelen megjelenik a frissített regiszternév és regiszterérték. Az érvénytelen értékek figyelmeztetésként vannak megjelölve. A 2-1. ábra, a 2-2. ábra és a 2-3. ábra az LPDDR, DDR2 és DDR3 inicializálási lapot mutatja.

• Időzítési mód – Válassza az 1T vagy 2T időzítési módot. 1T-ben (alapértelmezett módban) a DDR-vezérlő minden órajelben új parancsot adhat ki. 2T időzítés módban a DDR vezérlő két óraciklusig érvényes címet és parancsbuszt tárol. Ez csökkenti a busz hatékonyságát egy parancsra két óránként, de megduplázza a beállítási és tartási időt.
• Részleges tömb önfrissítés (csak LPDDR). Ez a funkció az LPDDR energiatakarékosságára szolgál.
  Válassza a következők egyikét, hogy a vezérlő frissítse a memória mennyiségét az önfrissítés során:
  – Teljes tömb: 0., 1,2., 3. és XNUMX. bank
  – Féltömb: 0. és 1. bank
  – Negyed tömb: 0. bank
  – Egynyolcas tömb: 0. bank MSB=0 sorcímmel
  – Egy tizenhatodik tömb: 0. bank MSB és MSB-1 sorcímmel egyaránt 0.
  Az összes többi beállítást a beállítások konfigurálásakor tekintse meg a DDR memória adatlapján.
  

Memória időzítése
Ezen a lapon konfigurálhatja a memóriaidőzítési paramétereket. Tekintse meg az LPDDR/DDR2/DDR3 memória adatlapját a memóriaidőzítési paraméterek konfigurálásakor.
Amikor módosít vagy beír egy értéket, a Regiszterleírás panelen megjelenik a frissített regiszternév és regiszterérték. Az érvénytelen értékek figyelmeztetésként vannak megjelölve.

DDR konfiguráció importálása Files
Amellett, hogy megadja a DDR memória paramétereit a Memória inicializálás és az Időzítés lapon, importálhat DDR regiszterértékeket egy file. Ehhez kattintson a Konfiguráció importálása gombra, és navigáljon a szöveghez file DDR regiszterneveket és értékeket tartalmaz. A 2-5. ábra az importálási konfiguráció szintaxisát mutatja.

Jegyzet: Ha úgy dönt, hogy a regiszterértékek importálását választja ahelyett, hogy a grafikus felhasználói felület segítségével adja meg őket, meg kell adnia az összes szükséges regiszterértéket. A részletekért lásd a SmartFusion2 SoC FPGA nagy sebességű DDR interfészek használati útmutatóját.

DDR-konfiguráció exportálása Files
Az aktuális regiszter konfigurációs adatait szövegbe is exportálhatja file. Ez file tartalmazni fogja azokat a regiszterértékeket, amelyeket importált (ha vannak), valamint azokat, amelyeket a párbeszédpanelen megadott GUI-paraméterekből számítottak ki.
Ha vissza szeretné vonni a DDR-regiszter konfigurációjában végzett módosításokat, ezt az Alapértelmezés visszaállítása funkcióval teheti meg. Vegye figyelembe, hogy ezzel törli az összes regisztrációs konfigurációs adatot, és vagy újra importálnia kell, vagy újra be kell írnia ezeket az adatokat. Az adatok visszaállnak a hardver-visszaállítási értékekre.
Generált adatok
Kattintson az OK gombra a konfiguráció létrehozásához. Az Általános, a Memóriaidőzítés és a Memóriainicializálás lapon megadott adatok alapján az MDDR Configurator kiszámítja az összes DDR konfigurációs regiszter értékeit, és exportálja ezeket az értékeket a firmware projektbe és szimulációba. files. Az exportált file szintaxisát a 2-6. ábra mutatja.

Firmware

A SmartDesign létrehozásakor a következőket kell tenni files keletkezik a /firmware/drivers_config/sys_config könyvtár. Ezek files szükségesek ahhoz, hogy a CMSIS firmware mag megfelelően lehessen fordítani, és információkat tartalmazzon az aktuális tervezésről, beleértve a perifériák konfigurációs adatait és az MSS óra konfigurációs adatait. Ezeket ne szerkessze files manuálisan, mivel a rendszer minden alkalommal újra létrehozza őket, amikor újragenerálják a gyökértervet.

• sys_config.c
• sys_config.h
•  sys_config_mddr_define.h – MDDR konfigurációs adatok.
• Sys_config_fddr_define.h – FDDR konfigurációs adatok.
•  sys_config_mss_clocks.h – MSS-órák konfigurációja

Szimuláció
Amikor létrehozza az MSS-hez társított SmartDesign-t, a következő szimuláció files keletkezik a /szimulációs könyvtár:

•  test.bfm – Felső szintű BFM file amely a SmartFusion2 MSS Cortex-M3 processzorát gyakorló szimuláció során először „végrehajtja”. A peripheral_init.bfm és a user.bfm fájlokat ebben a sorrendben hajtja végre.
•  peripheral_init.bfm – Tartalmazza azt a BFM-eljárást, amely emulálja a CMSIS::SystemInit() függvényt, amely fut a Cortex-M3-on, mielőtt belépne a main() eljárásba. Lényegében átmásolja a tervezésben használt periféria konfigurációs adatait a megfelelő periféria-konfigurációs regiszterekbe, majd megvárja, amíg az összes periféria készen áll, mielőtt kijelenti, hogy a felhasználó használhatja ezeket a perifériákat.
• MDDR_init.bfm – BFM írási parancsokat tartalmaz, amelyek szimulálják az MSS DDR konfigurációs regiszter adatainak beírását (a fenti Regisztrációk szerkesztése párbeszédpanelen) a DDR vezérlő regisztereibe.
• user.bfm – Felhasználói parancsokhoz való. Az adatútvonalat szimulálhatja saját BFM parancsok hozzáadásával file. Parancsok ebben file A peripheral_init.bfm befejezése után „végre kell hajtani”.

A files fent, a konfigurációs útvonalat a rendszer automatikusan szimulálja. Csak a user.bfm fájlt kell szerkesztenie file az adatút szimulálásához. Ne szerkessze a test.bfm, peripheral_init.bfm vagy MDDR_init.bfm fájlt files mint ezek files minden alkalommal újra létrejön, amikor újragenerálják a gyökértervet.

MSS DDR konfigurációs útvonal
A perifériás inicializálási megoldás megköveteli, hogy az MSS DDR konfigurációs regiszterértékek megadása mellett konfigurálja az APB konfigurációs adatútvonalát az MSS-ben (FIC_2). A SystemInit() függvény az adatokat az MDDR konfigurációs regiszterekbe írja a FIC_2 APB interfészen keresztül.
Jegyzet: Ha System Buildert használ, a konfigurációs útvonal beállítása és csatlakozása automatikusan megtörténik.

A FIC_2 interfész konfigurálása:

1. Nyissa meg a FIC_2 konfigurátor párbeszédpanelt (2-7. ábra) az MSS konfigurátorból.
2. Válassza a Perifériák inicializálása Cortex-M3 segítségével lehetőséget.
3. Győződjön meg arról, hogy az MSS DDR be van jelölve, csakúgy, mint a Fabric DDR/SERDES blokkok, ha használja őket.
4.  Kattintson az OK gombra a beállítások mentéséhez. Ez feltárja a FIC_2 konfigurációs portokat (Óra, Reset és APB busz interfészek), ahogy az a 2-8. ábrán látható.
5.  Az MSS létrehozása. A FIC_2 portok (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK és FIC_2_APB_M_RESET_N) most megjelennek az MSS interfészen, és csatlakoztathatók a CoreConfigP-hez és a CoreResetP-hez a periféria-inicializálási megoldás specifikációja szerint.

A CoreConfigP és CoreResetP magok konfigurálásával és csatlakoztatásával kapcsolatos részletes információkért lásd a Periféria inicializálási felhasználói kézikönyvet.

Port leírása

DDR PHY interfész
3-1. táblázat • DDR PHY interfész

Port neve	Irány	Leírás
MDDR_CAS_N	KI	DRAM CASN
MDDR_CKE	KI	DRAM CKE
MDDR_CLK	KI	Óra, P oldal
MDDR_CLK_N	KI	Óra, É oldal
MDDR_CS_N	KI	DRAM CSN
MDDR_ODT	KI	DRAM ODT
MDDR_RAS_N	KI	DRAM RASN
MDDR_RESET_N	KI	DRAM visszaállítása DDR3-hoz. Hagyja figyelmen kívül ezt a jelet LPDDR és DDR2 interfészek esetén. Jelölje meg használaton kívül az LPDDR és DDR2 interfészekhez.
MDDR_WE_N	KI	DRAM WEN
MDDR_ADDR[15:0]	KI	Dram Cím bitek
MDDR_BA[2:0]	KI	Dram Bank címe
MDDR_DM_RDQS ([3:0]/[1:0]/[0])	BE KI	Dram adatmaszk
MDDR_DQS ([3:0]/[1:0]/[0])	BE KI	Dram Data Strobe Input/Output – P oldal
MDDR_DQS_N ([3:0]/[1:0]/[0])	BE KI	Dram Data Strobe Input/Output – N oldal
MDDR_DQ ([31:0]/[15:0]/[7:0])	BE KI	DRAM adatbevitel/kimenet
MDDR_DQS_TMATCH_0_IN	IN	FIFO jelben
MDDR_DQS_TMATCH_0_OUT	KI	FIFO kimenet jel
MDDR_DQS_TMATCH_1_IN	IN	FIFO bemeneti jel (csak 32 bites)
MDDR_DQS_TMATCH_1_OUT	KI	FIFO kimeneti jel (csak 32 bites)
MDDR_DM_RDQS_ECC	BE KI	Dram ECC adatmaszk
MDDR_DQS_ECC	BE KI	Dram ECC Data Strobe Input/Output – P oldal
MDDR_DQS_ECC_N	BE KI	Dram ECC Data Strobe bemenet/kimenet – N oldal
MDDR_DQ_ECC ([3:0]/[1:0]/[0])	BE KI	DRAM ECC adatbevitel/kimenet
MDDR_DQS_TMATCH_ECC_IN	IN	ECC FIFO a jelben
MDDR_DQS_TMATCH_ECC_OUT	KI	ECC FIFO kimeneti jel (csak 32 bites)

Jegyzet: Egyes portok portszélességei a PHY szélesség kiválasztásától függően változnak. Az „[a:0]/ [b:0]/[c:0]” jelölés az ilyen portok jelölésére szolgál, ahol az „[a:0]” a port szélességére utal, ha 32 bites PHY szélesség van kiválasztva. , a „[b:0]” 16 bites PHY-szélességnek, a „[c:0]” pedig egy 8 bites PHY-szélességnek felel meg.

Fabric Master AXI busz interfész
3-2. táblázat • Fabric Master AXI busz interfész

Port neve	Irány	Leírás
DDR_AXI_S_AWREADY	KI	Írja be a címet készen
DDR_AXI_S_WREADY	KI	Írja be a címet készen
DDR_AXI_S_BID[3:0]	KI	Válaszazonosító
DDR_AXI_S_BRESP[1:0]	KI	Írj választ
DDR_AXI_S_BVALID	KI	Érvényes válasz írása
DDR_AXI_S_ARREADY	KI	Olvassa el a címet
DDR_AXI_S_RID[3:0]	KI	Olvassa el az azonosítót Tag
DDR_AXI_S_RRESP[1:0]	KI	Olvassa el a Választ
DDR_AXI_S_RDATA[63:0]	KI	Adatok olvasása
DDR_AXI_S_RLAST	KI	Read Last Ez a jel az olvasási sorozat utolsó átvitelét jelzi
DDR_AXI_S_RVALID	KI	Olvasott cím érvényes
DDR_AXI_S_AWID[3:0]	IN	Írja be a címazonosítót
DDR_AXI_S_AWADDR[31:0]	IN	Írj címet
DDR_AXI_S_AWLEN[3:0]	IN	Burst hossza
DDR_AXI_S_AWSIZE[1:0]	IN	Burst mérete
DDR_AXI_S_AWBURST[1:0]	IN	Burst típusú
DDR_AXI_S_AWLOCK[1:0]	IN	Zár típusa Ez a jel további információt nyújt az átvitel atomi jellemzőiről
DDR_AXI_S_AWVALID	IN	Írj érvényes címet
DDR_AXI_S_WID[3:0]	IN	Írja be az adatazonosítót tag
DDR_AXI_S_WDATA[63:0]	IN	Írjon adatokat
DDR_AXI_S_WSTRB[7:0]	IN	Írjon stroboszkópot
DDR_AXI_S_WLAST	IN	Írj utoljára
DDR_AXI_S_WVALID	IN	Érvényes írás
DDR_AXI_S_BREADY	IN	Írj készen
DDR_AXI_S_ARID[3:0]	IN	Olvassa el a címazonosítót
DDR_AXI_S_ARADDR[31:0]	IN	Olvassa el a címet
DDR_AXI_S_ARLEN[3:0]	IN	Burst hossza
DDR_AXI_S_ARSIZE[1:0]	IN	Burst mérete
DDR_AXI_S_ARBURST[1:0]	IN	Burst típusú
DDR_AXI_S_ARLOCK[1:0]	IN	Zár típusa
DDR_AXI_S_ARVALID	IN	Olvasott cím érvényes
DDR_AXI_S_RREADY	IN	Olvassa el a címet

3-2. táblázat • Fabric Master AXI busz interfész (folytatás)

Port neve	Irány	Leírás
DDR_AXI_S_CORE_RESET_N	IN	MDDR globális visszaállítás
DDR_AXI_S_RMW	IN	Azt jelzi, hogy egy 64 bites sáv minden bájtja érvényes-e az AXI átvitel összes ütemére. 0: Azt jelzi, hogy az összes ütemben minden bájt érvényes a sorozatban, és a vezérlőnek alapértelmezetten parancsokat kell írnia 1: Azt jelzi, hogy egyes bájtok érvénytelenek, és a vezérlőnek alapértelmezés szerint RMW parancsokat kell használnia Ez AXI írási cím csatorna oldalsávi jelként van besorolva, és az AWVALID jelre érvényes. Csak akkor használható, ha az ECC engedélyezve van.

Fabric Master AHB0 busz interfész
3-3. táblázat • Fabric Master AHB0 busz interfész

Port neve	Irány	Leírás
DDR_AHB0_SHREADYOUT	KI	AHBL slave készen – Ha az írásnál magas, az MDDR készen áll az adatok fogadására, ha pedig az olvasásnál magas, az azt jelzi, hogy az adatok érvényesek.
DDR_AHB0_SHRESP	KI	AHBL-válasz állapota – Ha a tranzakció végén magasra vezet, azt jelzi, hogy a tranzakció hibásan fejeződött be. Ha a tranzakció végén alacsony szintre csökken, az azt jelzi, hogy a tranzakció sikeresen befejeződött.
DDR_AHB0_SHRDATA[31:0]	KI	AHBL olvasási adatok – Adatok olvasása az MDDR slave-től a textil masterhez
DDR_AHB0_SHSEL	IN	AHBL slave kiválasztása – Ha ki van állítva, az MDDR az aktuálisan kiválasztott AHBL slave a szövet AHB buszon
DDR_AHB0_SHADDR[31:0]	IN	AHBL cím – byte cím az AHBL interfészen
DDR_AHB0_SHBURST[2:0]	IN	AHBL sorozathossz
DDR_AHB0_SHSIZE[1:0]	IN	AHBL átvitel mérete – Az aktuális átvitel méretét jelzi (csak 8/16/32 bájtos tranzakciók esetén)
DDR_AHB0_SHTRANS[1:0]	IN	AHBL átutalás típusa – Az aktuális tranzakció átutalási típusát jelzi
DDR_AHB0_SHMASTLOCK	IN	AHBL zárolás – Ha érvényesítik, az aktuális átutalás egy zárolt tranzakció része
DDR_AHB0_SHWRITE	IN	AHBL írás – Ha magas, az azt jelzi, hogy az aktuális tranzakció írás. Ha alacsony, az azt jelzi, hogy az aktuális tranzakció olvasás
DDR_AHB0_S_HREADY	IN	AHBL kész – Ha magas, azt jelzi, hogy az MDDR készen áll egy új tranzakció elfogadására
DDR_AHB0_S_HWDATA[31:0]	IN	AHBL írási adatok – Adatok írása a szövetmesterről az MDDR-re

Fabric Master AHB1 busz interfész
3-4. táblázat • Fabric Master AHB1 busz interfész

Port neve	Irány	Leírás
DDR_AHB1_SHREADYOUT	KI	AHBL slave készen – Ha az írásnál magas, az MDDR készen áll az adatok fogadására, ha pedig az olvasásnál magas, az azt jelzi, hogy az adatok érvényesek.
DDR_AHB1_SHRESP	KI	AHBL-válasz állapota – Ha a tranzakció végén magasra vezet, azt jelzi, hogy a tranzakció hibásan fejeződött be. Ha a tranzakció végén alacsony szintre csökken, az azt jelzi, hogy a tranzakció sikeresen befejeződött.
DDR_AHB1_SHRDATA[31:0]	KI	AHBL olvasási adatok – Adatok olvasása az MDDR slave-től a textil masterhez
DDR_AHB1_SHSEL	IN	AHBL slave kiválasztása – Ha ki van állítva, az MDDR az aktuálisan kiválasztott AHBL slave a szövet AHB buszon
DDR_AHB1_SHADDR[31:0]	IN	AHBL cím – byte cím az AHBL interfészen
DDR_AHB1_SHBURST[2:0]	IN	AHBL sorozathossz
DDR_AHB1_SHSIZE[1:0]	IN	AHBL átvitel mérete – Az aktuális átvitel méretét jelzi (csak 8/16/32 bájtos tranzakciók esetén)
DDR_AHB1_SHTRANS[1:0]	IN	AHBL átutalás típusa – Az aktuális tranzakció átutalási típusát jelzi
DDR_AHB1_SHMASTLOCK	IN	AHBL zárolás – Ha érvényesítik, az aktuális átutalás egy zárolt tranzakció része
DDR_AHB1_SHWRITE	IN	AHBL írás – Ha magas, az azt jelzi, hogy az aktuális tranzakció írás. Ha alacsony, az azt jelzi, hogy az aktuális tranzakció olvasás.
DDR_AHB1_SHREADY	IN	AHBL kész – Ha magas, azt jelzi, hogy az MDDR készen áll egy új tranzakció elfogadására
DDR_AHB1_SHWDATA[31:0]	IN	AHBL írási adatok – Adatok írása a szövetmesterről az MDDR-re

Puha memóriavezérlő mód AXI busz interfész
3-5. táblázat • Soft Memory Controller Mode AXI Bus Interface

Port neve	Irány	Leírás
SMC_AXI_M_WLAST	KI	Írj utoljára
SMC_AXI_M_WVALID	KI	Érvényes írás
SMC_AXI_M_AWLEN[3:0]	KI	Burst hossza
SMC_AXI_M_AWBURST[1:0]	KI	Burst típusú
SMC_AXI_M_BREADY	KI	Válasz kész
SMC_AXI_M_AWVALID	KI	Írja be az érvényes címet
SMC_AXI_M_AWID[3:0]	KI	Írja be a címazonosítót
SMC_AXI_M_WDATA[63:0]	KI	Adatok írása
SMC_AXI_M_ARVALID	KI	Olvasott cím érvényes
SMC_AXI_M_WID[3:0]	KI	Írja be az adatazonosítót tag
SMC_AXI_M_WSTRB[7:0]	KI	Írjon stroboszkópot
SMC_AXI_M_ARID[3:0]	KI	Olvassa el a címazonosítót
SMC_AXI_M_ARADDR[31:0]	KI	Olvassa el a címet
SMC_AXI_M_ARLEN[3:0]	KI	Burst hossza
SMC_AXI_M_ARSIZE[1:0]	KI	Burst mérete
SMC_AXI_M_ARBURST[1:0]	KI	Burst típusú
SMC_AXI_M_AWADDR[31:0]	KI	Írj Címet
SMC_AXI_M_RREADY	KI	Olvassa el a címet
SMC_AXI_M_AWSIZE[1:0]	KI	Burst mérete
SMC_AXI_M_AWLOCK[1:0]	KI	Zár típusa Ez a jel további információt nyújt az átvitel atomi jellemzőiről
SMC_AXI_M_ARLOCK[1:0]	KI	Zár típusa
SMC_AXI_M_BID[3:0]	IN	Válaszazonosító
SMC_AXI_M_RID[3:0]	IN	Olvassa el az azonosítót Tag
SMC_AXI_M_RRESP[1:0]	IN	Olvassa el a Választ
SMC_AXI_M_BRESP[1:0]	IN	Írj választ
SMC_AXI_M_AWREADY	IN	Írja be a címet készen
SMC_AXI_M_RDATA[63:0]	IN	Adatok olvasása
SMC_AXI_M_WREADY	IN	Írj készen
SMC_AXI_M_BVALID	IN	Érvényes válasz írása
SMC_AXI_M_ARREADY	IN	Olvassa el a címet
SMC_AXI_M_RLAST	IN	Read Last Ez a jel az olvasási sorozat utolsó átvitelét jelzi
SMC_AXI_M_RVALID	IN	Olvassa el Érvényes

Puha memóriavezérlő mód AHB0 busz interfész
3-6. táblázat • Soft Memory Controller Mode AHB0 busz interfész

Port neve	Irány	Leírás
SMC_AHB_M_HBURST[1:0]	KI	AHBL sorozathossz
SMC_AHB_M_HTRANS[1:0]	KI	AHBL átutalás típusa – Az aktuális tranzakció átutalási típusát jelzi.
SMC_AHB_M_HMASTLOCK	KI	AHBL zárolás – Ha érvényesítik, az aktuális átutalás egy zárolt tranzakció része
SMC_AHB_M_HWRITE	KI	AHBL írás – Ha magas, az azt jelzi, hogy az aktuális tranzakció írás. Ha alacsony, az azt jelzi, hogy az aktuális tranzakció olvasás
SMC_AHB_M_HSIZE[1:0]	KI	AHBL átvitel mérete – Az aktuális átvitel méretét jelzi (csak 8/16/32 bájtos tranzakciók esetén)
SMC_AHB_M_HWDATA[31:0]	KI	AHBL írási adatok – Adatok írása az MSS masterről a szöveti Soft Memory Controllerre
SMC_AHB_M_HADDR[31:0]	KI	AHBL cím – byte cím az AHBL interfészen
SMC_AHB_M_HRESP	IN	AHBL-válasz állapota – Ha a tranzakció végén magasra vezet, azt jelzi, hogy a tranzakció hibásan fejeződött be. Ha a tranzakció végén alacsony szintre csökken, az azt jelzi, hogy a tranzakció sikeresen befejeződött
SMC_AHB_M_HRDATA[31:0]	IN	AHBL olvasási adatok – Adatok olvasása a szöveti Soft Memory Controllerről az MSS masterre
SMC_AHB_M_HREADY	IN	AHBL kész – Magas azt jelzi, hogy az AHBL busz készen áll egy új tranzakció elfogadására

Terméktámogatás

A Microsemi SoC Products Group termékeit különféle támogatási szolgáltatásokkal támogatja, beleértve az Ügyfélszolgálatot, az Ügyfél műszaki támogatási központját, stb webwebhely, elektronikus levelezés és világszerte működő értékesítési irodák. Ez a függelék információkat tartalmaz a Microsemi SoC Products Group kapcsolatfelvételéről és a támogatási szolgáltatások használatáról.
Ügyfélszolgálat
Lépjen kapcsolatba az Ügyfélszolgálattal a nem műszaki terméktámogatásért, mint például a termékárak, a termékfrissítések, a frissítési információk, a rendelés állapota és az engedélyezés.
Észak-Amerikából hívja a 800.262.1060 számot
A világ többi részéről hívja a 650.318.4460 számot
Fax, a világ bármely pontjáról, 650.318.8044 XNUMX XNUMX
Ügyfél technikai támogatási központ
A Microsemi SoC Products Group Ügyfélszolgálati Központjában magasan képzett mérnökök dolgoznak, akik segítenek megválaszolni a Microsemi SoC termékekkel kapcsolatos hardver-, szoftver- és tervezési kérdéseit. Az Ügyfél műszaki támogatási központja sok időt tölt az alkalmazási megjegyzések, a tervezési ciklus gyakori kérdéseinek megválaszolásával, az ismert problémák dokumentálásával és a különféle GYIK-ekkel. Ezért, mielőtt kapcsolatba lép velünk, kérjük, keresse fel online forrásainkat. Nagyon valószínű, hogy már válaszoltunk a kérdéseire.
Műszaki támogatás
A Microsemi SoC terméktámogatásért látogasson el ide http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Webtelek
Különféle műszaki és nem műszaki információk között böngészhet a Microsemi SoC Products Group honlapján, a következő címen: www.microsemi.com/soc.
Lépjen kapcsolatba az Ügyfél műszaki támogatási központjával
Magasan képzett mérnökök dolgoznak a műszaki támogatási központban. A Technikai Támogatási Központ e-mailben vagy a Microsemi SoC termékcsoporton keresztül érhető el webtelek.
Email
Technikai kérdéseit e-mail címünkre küldheti, és választ kaphat e-mailben, faxon vagy telefonon. Ezenkívül, ha tervezési problémái vannak, elküldheti e-mailben a tervet files segítséget kapni. Folyamatosan figyeljük az e-mail fiókot a nap folyamán. Amikor elküldi nekünk kérelmét, kérjük, feltétlenül adja meg teljes nevét, cégnevét és elérhetőségeit a kérelem hatékony feldolgozása érdekében.
A technikai támogatás e-mail címe soc_tech@microsemi.com.
Saját esetek
A Microsemi SoC Products Group ügyfelei online küldhetnek be és nyomon követhetnek műszaki eseteket a Saját ügyek oldalon.
Az USA-n kívül
Azok az ügyfelek, akiknek segítségre van szükségük az Egyesült Államok időzónáin kívül, e-mailben fordulhatnak a technikai támogatáshoz (soc_tech@microsemi.com), vagy lépjen kapcsolatba a helyi értékesítési irodával.
Keresse fel a Rólunk oldalt az értékesítési irodák listájáért és a vállalati kapcsolatokért.
Az értékesítési irodák listája a címen található www.microsemi.com/soc/company/contact/default.aspx.
ITAR műszaki támogatás
A Nemzetközi Fegyverforgalmi Szabályzat (ITAR) által szabályozott RH és RT FPGA-kkal kapcsolatos technikai támogatásért lépjen kapcsolatba velünk a következő címen: soc_tech_itar@microsemi.com. Alternatív megoldásként a Saját ügyekben válassza az Igen lehetőséget az ITAR legördülő listából. Az ITAR által szabályozott Microsemi FPGA-k teljes listájáért látogasson el az ITAR oldalra web oldalon.

A Microsemiről
A Microsemi Corporation (Nasdaq: MSCC) félvezető- és rendszermegoldások átfogó portfólióját kínálja a kommunikációs, védelmi és biztonsági, repülési és ipari piacokhoz. A termékek közé tartoznak a nagy teljesítményű és sugárzásálló analóg vegyes jelű integrált áramkörök, FPGA-k, SoC-k és ASIC-k; energiagazdálkodási termékek; időzítő és szinkronizáló eszközök és precíz időmegoldások, amelyek a világ időmércéjét állítják fel; Hangfeldolgozó eszközök; RF megoldások; diszkrét alkatrészek; Vállalati tárolási és kommunikációs megoldások, biztonsági technológiák és méretezhető anti-tamper termékek; Ethernet megoldások; Power-over-Ethernet IC-k és midspans; valamint egyedi tervezési képességek és szolgáltatások. A Microsemi központja a kaliforniai Aliso Viejoban található, és világszerte körülbelül 4,800 alkalmazottat foglalkoztat. További információ: www.microsemi.com.
A Microsemi nem vállal garanciát, képviseletet vagy garanciát az itt található információkra, illetve termékeinek és szolgáltatásainak bármilyen meghatározott célra való alkalmasságára vonatkozóan, és a Microsemi nem vállal semmilyen felelősséget a termék vagy áramkör alkalmazásából vagy használatából eredően. Az itt értékesített termékek és a Microsemi által értékesített bármely más termék korlátozott tesztelésen esett át, és nem használhatók kritikus fontosságú berendezésekkel vagy alkalmazásokkal együtt. Bármely teljesítményspecifikáció megbízhatónak tekinthető, de nem ellenőrzött, és a Vevőnek el kell végeznie a termékek minden teljesítmény- és egyéb vizsgálatát, egyedül és a végtermékekkel együtt, vagy beleszerelve. A Vevő nem hagyatkozhat a Microsemi által biztosított adatokra és teljesítményspecifikációkra vagy paraméterekre. A Vevő felelőssége bármely termék alkalmasságának független megállapítása, valamint annak tesztelése és ellenőrzése. A Microsemi által az alábbiakban közölt információk „ahogy vannak, hol vannak” és minden hibával együtt, és az ilyen információkkal kapcsolatos teljes kockázat teljes mértékben a Vevőt terheli. A Microsemi sem kifejezetten, sem hallgatólagosan nem biztosít szabadalmi jogokat, licenceket vagy egyéb szellemi tulajdonjogokat sem magára az információra, sem az információ által leírtakra vonatkozóan. Az ebben a dokumentumban közölt információk a Microsemi tulajdonát képezik, és a Microsemi fenntartja a jogot, hogy bármikor, előzetes értesítés nélkül módosítsa a jelen dokumentumban található információkat, vagy bármely terméket és szolgáltatást.

Microsemi vállalati központ
One Enterprise, Aliso Viejo,
CA 92656 USA
Az USA-n belül: +1 800-713-4113
Az USA-n kívül: +1 949-380-6100
Eladás: +1 949-380-6136
Fax: +1 949-215-4996
Email: sales.support@microsemi.com

©2016 Microsemi Corporation. Minden jog fenntartva. A Microsemi és a Microsemi logó a Microsemi Corporation védjegyei. Minden egyéb védjegy és szolgáltatási védjegy a megfelelő tulajdonosok tulajdona.

5-02-00377-5/11.16

Dokumentumok / Források

Microsemi SmartFusion2 MSS DDR vezérlő konfiguráció [pdf] Felhasználói útmutató SmartFusion2 MSS DDR vezérlő konfiguráció, SmartFusion2 MSS, DDR vezérlő konfigurálása, vezérlő konfigurálása

Hivatkozások

• Felhasználói kézikönyv