MICROCHIP UG0877 SLVS-EC vevő Polar Fire FPGA felhasználói útmutatóhoz
Revíziótörténet
A felülvizsgálati előzmények leírják a dokumentumban végrehajtott változtatásokat. A változtatások átdolgozásonként vannak felsorolva, az aktuális kiadványtól kezdve.
Felülvizsgálat 4.0
Az alábbiakban összefoglaljuk a jelen dokumentum 4.0-s verziójában végrehajtott változtatásokat.
- A 2. ábra 2. oldala, 3. ábra 3. oldal, 8. ábra 6. oldal és 9. ábra 7. oldal helyére került.
- A PLL átvitele szakasz eltávolítva, 4. oldal.
- Frissítve: 1. táblázat, 3. oldal, 3. táblázat, 7. oldal, 4. táblázat, 7. oldal, és 5. táblázat, 8. oldal.
- A Pixel Clock Generation PLL frissített szakasza, 4. oldal.
- Frissített szakasz Konfigurációs paraméterek, 7. oldal.
Felülvizsgálat 3.0
Az alábbiakban összefoglaljuk a jelen dokumentum 3.0-s verziójában végrehajtott változtatásokat.
- SLVS-EC IP, 2. oldal
- 3. táblázat a 7. oldalon
Felülvizsgálat 2.0
Az alábbiakban összefoglaljuk a jelen dokumentum 2.0-s verziójában végrehajtott változtatásokat.
- SLVS-EC IP, 2. oldal
- Adó-vevő konfiguráció, 3. oldal
- 3. táblázat a 7. oldalon
Felülvizsgálat 1.0
Az 1.0-s verzió volt a dokumentum első kiadása
SLVS-EC IP
Az SLVS-EC a Sony nagy sebességű interfésze a következő generációs, nagy felbontású CMOS képérzékelők számára. Ez a szabvány a beágyazott óratechnológia miatt toleráns a sávok közötti torzulásokkal szemben. Könnyűvé teszi a táblaszintű kialakítást a nagy sebességű és a nagy távolságú átvitel szempontjából. Az SLVS-EC Rx IP mag SLVS-EC interfészt biztosít a PolarFire FPGA számára a képérzékelő adatok fogadásához. Az IP 4.752 Gbps-ig támogatja a sebességet. Az IP-mag két, négy és nyolc sávot támogat a RAW 8, RAW 10 és RAW 12 konfigurációkhoz. A következő ábra az SLVS-EC kameramegoldás rendszerdiagramját mutatja be.
1. ábra • SLVS-EC IP blokkdiagram
A Polar Fire® adó-vevő PHY interfészként szolgál az SLVS-EC érzékelőhöz, mivel az SLVS-EC interfész beágyazott óratechnológiát használ. 8b10b kódolást is használ, amely a PolarFire adó-vevő segítségével visszaállítható. A PolarFire FPGA akár 24 alacsony fogyasztású 12.7 Gbps adó-vevő sávval rendelkezik. Ezek az adó-vevő sávok SLVS-EC PHY vevősávként konfigurálhatók. Amint az az előző ábrán látható, az adó-vevő kimenetei az SLVS-EC Rx IP maghoz csatlakoznak.
SLVS-EC Receiver megoldás
A következő ábra az SLVS-EC IP Libero SoC szoftver legfelső szintű tervezési megvalósítását és az SLVS-EC vevőmegoldáshoz szükséges komponenseket mutatja be.
2. ábra • SLVS-EC IP SmartDesign
Adó-vevő konfiguráció
A következő ábra az adó-vevő interfész konfigurációját mutatja.
3. ábra • Adó-vevő interfész konfigurátor
Az adó-vevő két vagy négy sávra konfigurálható. Ezenkívül az adó-vevő sebessége beállítható a „Transceiver data rate” értékre. Az SLVS-EC interfész két adatátviteli sebességet támogat, az alábbi táblázat szerint.
1. táblázat • SLVS-EC adatátviteli sebesség
| Baud fokozat | Adatátviteli sebesség Mbps-ben |
| 1 | 1188 |
| 2 | 2376 |
| 3 | 4752 |
PLL a pixelóra generálásához
Egy PLL szükséges ahhoz, hogy az adó-vevő által generált Fabric órajelből pixel órajelet állítson elő, azaz LANE0_RX_CLOCK. A következő képlet a pixelóra létrehozásához.
Pixel óra = (LANE0_RX_CLOCK * 8)/DATA_WIDTH
Állítsa be a PF_CCC-t RAW 8-hoz az alábbi ábra szerint.
4. ábra • Óra kondicionáló áramkör
Tervezési leírás
A következő ábra az SLVS-EC keretformátum szerkezetét mutatja.
5. ábra • SLVS-EC keretformátum-struktúra
A Packet fejléc információkat tartalmaz a keret kezdő és záró jeleiről, valamint az érvényes sorokról. A PHY vezérlőkódok a csomagfejléc fölé kerülnek az SLVS-EC csomag létrehozásához. A következő táblázat felsorolja az SLVS-EC protokollban használt különböző PHY vezérlőkódokat.
2. táblázat • PHY vezérlőkód
PHY vezérlőkód 8b10b Szimbólumkombináció
Start kód K.28.5 – K.27.7 – K.28.2 – K.27.7
Végkód K.28.5 – K.29.7 – K.30.7 – K.29.7
Pad Code K.23.7 – K.28.4 – K.28.6 – K.28.3
Szinkronizálási kód K.28.5 – D.10.5 – D.10.5 – D.10.5
Üresjárati kód D.00.0 – D.00.0 – D.00.0 – D.00.0
SLVS-EC RX IP Core
Ez a rész az SLVS-EC Receiver IP hardveres megvalósításának részleteit írja le. Az alábbi ábra a Sony SLVS-EC vevőmegoldást mutatja, amely tartalmazza a Polar Fire SLVS-EC RX IP-t. Ezt az IP-címet a Polar Fire adó-vevő interfész blokkkal együtt használják. A következő ábra az SLVS-EC Rx IP belső blokkjait mutatja be.
6. ábra • Az SLVS-EC RX IP belső blokkjai
igazító
Ez a modul fogadja az adatokat a PolarFire adó-vevő blokkjaitól, és igazodik a szinkronkódhoz. Ez a modul megkeresi a szinkronkódot az adó-vevőtől kapott bájtokban, és a bájthatárhoz zárolja.
slvsec_phy_rx
Ez a modul fogadja az adatokat az igazítótól, és dekódolja a bejövő SLVS PHY csomagokat. Ez a modul átmegy a szinkronizálási szekvencián, majd generálja a pkt_en jelet a kezdőkódtól kezdve, és a végkóddal végződik. Ezenkívül eltávolítja a PAD kódot az adatcsomagokból, és elküldi az adatokat a következő modulnak, amely az slvsrx_decoder.
slvsrx_decoder
Ez a modul fogadja az adatokat az slvsec_phy_rx modultól, és kivonja a pixeladatokat a hasznos terhelésből. Ez a modul óránként négy pixelt bont ki sávonként, és elküldi a kimenetre. A vonal érvényes jelet generálja az aktív vonalak számára, érvényesítve az aktív videó adatokat. A Frame valid jelet is előállítja az SLVS-EC csomagok csomagfejlécében lévő keretkezdő és keretvégi bitek megtekintésével.
FSM adatdekódolási állapotokkal
A következő ábra az SLVS-EC RX IP FSM-jét mutatja.
7. ábra • FSM az SLVS-EC RX IP-hez
SLVS-EC vevő IP-konfiguráció
A következő ábra az SLVS-EC vevő IP-konfigurátorát mutatja.
8. ábra • SLVS-EC Receiver IP Configurator
Konfigurációs paraméterek
Az alábbi táblázat felsorolja az SLVS-EC vevő IP blokk hardveres megvalósításában használt konfigurációs paraméterek leírását. Ezek általános paraméterek, és az alkalmazás követelményeitől függően változhatnak.
3. táblázat • Konfigurációs paraméterek
Névleírás
DATA_WIDTH Bemeneti pixel adatszélesség. Támogatja a RAW 8, RAW 10 és RAW 12 formátumot.
LANE_WIDTH Szám SLVS-EC sávok. Két, négy és nyolc sávot támogat.
BUFF_DEPTH A puffer mélysége. Az aktív képpontok száma az aktív videósorban.
A puffer mélysége a következő egyenlettel számítható ki:
BUFF_DEPTH = Mennyezet ((vízszintes felbontás * RAW szélesség) / (32 * sávszélesség))
Example: RAW szélesség = 8, sávszélesség = 4 és vízszintes felbontás = 1920 pixel
BUFF_DEPTH = mennyezet ((1920 * 8)/ (32* 4)) = 120
Bemenetek és kimenetek
Az alábbi táblázat felsorolja az SLVS-EC RX IP konfigurációs paramétereinek bemeneti és kimeneti portjait
4. táblázat • Bemeneti és kimeneti portok
| Jel neve | Irány | Szélesség | Leírás |
| LANE#_RX_CLK | Bemenet | 1 | Helyreállított óra az adó-vevőről az adott sávhoz |
| LANE#_RX_READY | Bemenet | 1 | Adat készenléti jelzés a sávhoz |
| LANE#_RX_VALID | Bemenet | 1 | Adatok Érvényes jel a sávhoz |
| LANE#_RX_DATA | Bemenet | 32 | Lane helyreállította az adatokat az adó-vevőről |
| LINE_VALID_O | Kimenet | 1 | Érvényes adatjel egy sorban lévő aktív pixelekhez |
| FRAME_VALID_O | Kimenet | 1 | Érvényes jel a keretben lévő aktív vonalakhoz |
| DATA_OUT_O | Kimenet | DATA_WIDTH*LANE_WIDTH*4 | Pixel adatkimenet |
Időzítési diagram
A következő ábra az SLVS-EC IP időzítési diagramját mutatja.
9. ábra • SLVS-EC IP időzítési diagram
Erőforrás felhasználás
A következő táblázat az as erőforrás-felhasználását mutatja beampLe SLVS-EC Receiver Core egy PolarFire FPGA-ban (MPF300TS-1FCG1152I csomag), RAW 8 és négy sávos és 1920 vízszintes felbontású konfigurációhoz.
5. táblázat • Erőforrás-felhasználás
| Elem | Használat |
| DFF-ek | 3001 |
| 4 bemenetes LUT-ok | 1826 |
| LSRAM-ok | 16 |
Dokumentumok / Források
 |
MICROCHIP UG0877 SLVS-EC vevő PolarFire FPGA-hoz [pdf] Felhasználói útmutató UG0877, UG0877 SLVS-EC vevő PolarFire FPGA-hoz, SLVS-EC vevő PolarFire FPGA-hoz, vevő PolarFire FPGA-hoz, PolarFire FPGA |
